人气  6068   |   喜欢  1 认领公司

云计算和数据中心基础架构关键芯片设计

星云智联 设计专家 招聘(工资待遇要求)

星云智联 设计专家 薪酬区间: 50K - 50K,其中100%的岗位拿¥50K以上-50K以上
星云智联 设计专家 薪酬区间:50K-50K,最多岗位拿 50K以上,取自近一年 12 个相关岗位,截至 2024-11-22
¥50K以上-50K以上
100%的岗位拿

说明:岗位平均工资是以企业发布的招聘岗位为分析依据,建议结合职位类型及学历地区经验等查看。

星云智联 设计专家 历年工资变化

说明:数据取决于当年在线职位薪酬样本,并不能完全代表企业内部真实情况。仅供参考。

招聘学历要求:本科最多

66.7% 本科 33.3% 硕士
星云智联 设计专家 需要什么学历? 本科占比最多,占66.7%,硕士占33.3%

按学历统计

星云智联 设计专家 工资按学历统计,本科工资¥50.0K,硕士工资¥50.0K。

招聘经验要求:5-10年最多

33.3% 3-5年 50% 5-10年 16.7% 不限
星云智联 设计专家 需要什么经验? 5-10年占比最多,占50%,3-5年占33.3%,不限占16.7%

按经验统计

星云智联 设计专家 工资按经验统计,3-5年工资¥50.0K,5-10年工资¥50.0K。

星云智联 设计专家 招聘地区:主要分布在北京,南京

星云智联 设计专家 在哪些城市有办公地点? 主要分布如下:北京占33.3%,想知道其他城市分别占比多少?请点击该模块查看,统计依赖近一年招聘职位,仅供参考。

星云智联 设计专家 历年需求趋势

星云智联 设计专家 历年招聘量变化

星云智联 设计专家 是做什么的

取自星云智联近一年相关招聘职位
  • FPGA设计专家

    北京-海淀区 | 5-10年 | 本科以上
    45000-75000
    岗位职责:
    负责DPU相关模块需求分析、设计、编码、联调、维护任职要求。

    岗位要求:
    985/211本科以上学历,电子,计算机,通信,微电子,集成电路等相关专业;
    掌握Verilog,熟悉SystemVerilog,有扎实的RTL设计能力;
    熟练使用前端相关EDA工具(Lint、CDC、Synthesis、VCS、Verdi等);

    有以下相关经验者优先:
    1. 智能网卡和DPU领域架构和设计经验;
    2. 网络(Ethernet、TCP/IP、交换、QOS、可编程转发、查找表算法等);
    3. 存储(RDMA、RoCE、NVMe);
    4. PCIe、SRIOV、VirtIO、DMA。
    更多
  • Soc设计专家

    深圳-龙华区 | 3-5年 | 本科以上
    50000-80000 򀀩
  • ASIC/FPGA设计专家

    北京-海淀区 | 5-10年 | 本科以上
    40000-70000 򀀩
  • SoC 设计专家(南京/深圳)

    深圳-龙华区 | 3-5年 | 硕士以上
    40000-70000 򀀩
  • FPGA/ASIC设计专家

    南京-建邺区 | 不限经验 | 硕士以上
    45000-75000 򀀩

珠海 设计专家 招聘工资待遇

更多
珠海 设计专家 工资多少?拿50K以上工资占比最多

你可能还关注